【CES】首款支持HDTV的单芯片H.264解码LSI--技术在线!

HOME > 电子/电气/元器件 > 【CES】首款支持HDTV的单芯片H.264解码LSI

【CES】首款支持HDTV的单芯片H.264解码LSI

DATE	2004/01/15

　　【日经BP社报道】美国Sand Video日前开发成功了可对H.264编码的HDTV影像进行解码的LSI“SV-D011”，并首次在“2004年国际消费者电子产品展（CES）”上进行了展示。可对H.264的HDTV影像进行解码的单芯片LSI的开发成功“在业内尚属首次”（Sand Video）。目前已经开始向特定客户提供样品，将于2004年第2季度开始量产。

演示现场

　　SV-D011能够对1920×1080像素、30帧/秒或者60半帧/秒的HDTV影像进行解码。支持规范为主规范和基本规范，编码速度最大为30Mbit/秒。最大可支持4.1级（4.1级的编码速度最大为50Mbit/秒，而SV-D011为30Mbit/秒）。目前已经确认LSI的全部功能均可正常工作。2004年初还将发布编/解码LSI。

　　演示中，对以H.264格式编码的1920×1080像素HDTV影像进行了解码。演示影像采用固定位速率，编码速度为7.9Mbit/秒。此时的耗电量约为1.25W。同时还进行了1Mbit/秒SDTV影像的解码演示。

04年3季度支持WMV9解码

　　准备在2004年第3季度对SV-D011进行改进，使之支持微软的WMV9解码。“由于开发时就考虑到了将来的多格式化，因此对电路稍加改进即可支持”（Sand Video）。

　　该公司此次还演示了正在面向便携终端开发的H.264解码IP内核“SV-IP01”。具体而言，就是利用FPGA封装的测试板，还原编码速度为300Kbit/秒的CIF（352×288像素）影像。IP内核的耗电量估计为50mW左右。（记者：新井将之）

SV-D011的芯片

利用SV-D011与内存进行解码（红框），周围是测试用的各种LSI及端子

以对称画面比较显示MPEG-2和H.264影像效果

■相关报道
CES 2004

【CES】H.264解码器IP内核问世 IC明年初供货

 【ISSCC】JEPG-2000支持HDTV 三洋编解码器LSI

【图文】HDTV图像MPEG-2软件解码器在日亮相

更多展会