【IEDM】三星谈未来内存发展方向 “NAND和DRAM都将实现30nm工艺”--技术在线!

HOME > 新闻一览 > 【IEDM】三星谈未来内存发展方向 “NAND和DRAM都将实现30nm工艺”

【IEDM】三星谈未来内存发展方向 “NAND和DRAM都将实现30nm工艺”

DATE	2007/12/13

　　【日经BP社报道】

图1　电荷捕获单元可以减小单元间干扰

图2　DRAM单元晶体管的发展

　　半导体制造技术国际会议“2007 International Electron Devices Meeting（2007 IEDM）”12月10日于美国华盛顿DC开幕。开幕当天，全球最大的内存厂商韩国三星电子以“Memory Technologies for sub-40nm Node”为题发表了特邀演讲。

　　三星在演讲中谈及NAND闪存和DRAM在低于40nm工艺方面的技术发展方向。NAND闪存方面，三星认为今后随着工艺微细化的进行，单元间的干扰、耦合比的降低、蓄积电荷数的减少以及短沟道效应等的影响将日趋严重。为解决上述问题，三星表示正在考虑从40nm工艺前后导入电荷捕获(Charge Trap)型单元，以取代原来的浮游栅型单元。目的是减小单元间干涉的影响（图1）。另外，为减小短沟道效应的影响，三星提出最好是实现单元晶体管沟道的三维化。同时指出，20nm工艺之后通过三维层叠内存单元来提高集成度的方法最为现实。

　　关于DRAM，三星指出在工艺水平发展到40nm以下时，单元的数据保持特性的恶化、芯片耗电的增大等将越来越令人担心。对此，三星认为通过导入崭新的单元结构、新材料以及各种电路设计技术，完全能够解决上述问题。至少在30nm工艺阶段是有可能实现的。在30nm工艺的实现过程中，单元晶体管Fin FET（鳍式场效晶体管）最为重要（图2）。三星指出，要实现30nm以下的工艺，纵型晶体管等必不可少。（记者：大石基之）

■日文原文
【IEDM】Samsungが将来のメモリ進化を語る，「NANDもDRAMも30nm世代への微細化は見えている」

■相关报道
【VLSI】三星开发出30nm工艺64Gbit多值NAND用统合技术组合自对准与两次曝光技术

 【VLSI】“30nm工艺之前浮动栅比MONOS更优秀” 东芝谈NAND单元发展前景

 【NVSMW】“通往30nm微细化之路” 东芝谈浮游栅寿命延续对策

■读者反馈
感谢您的意见反馈！
读者反馈的意见不代表日经BP社的立场与观点。日经BP社对读者反馈的内容的信赖性和合法性不做任何保证。由读者反馈引发的任何纠纷，日经BP社不担负任何责任。请读者本着对自己的反馈负责的态度利用本服务。

更多展会