【IEDM】英特尔令人震惊的数据：“利用high-k/金属栅极减轻特性不均”--技术在线!

HOME > 新闻一览 > 【IEDM】英特尔令人震惊的数据：“利用high-k/金属栅极减轻特性不均”

【IEDM】英特尔令人震惊的数据：“利用high-k/金属栅极减轻特性不均”

DATE	2007/12/17

　　【日经BP社报道】

英特尔发表的65nmCMOS和45nmCMOS的特性不均数据。

MIRAI-Selete等比较了多个Fab工厂及工艺技术的特性不均数据。

　　认为导致MOS晶体管微细化出现极限的原因之一是特性不均的看法近来日益普遍。在最近举行的半导体技术国际学会上，有关微细MOS晶体管特性不均问题的论文数量也呈增加趋势。本届IEDM的“Device/Design Interaction”会议（Session 18）主要探讨了MOS晶体管特性不均这一课题。

英特尔公开45nm工艺CMOS特性不均数据

　　此次备受关注的是美国英特尔的演讲（演讲编号18.2）。英特尔首次发表了采用高介电率（high-k）绝缘膜/金属栅极的45nm CMOS的特性不均数据。令人吃惊的是，在晶体管尺寸相同的情况下，与不采用high-k/金属栅极的65nm CMOS相比，45nmCMOS的阈值电压不均现象更少。这意味着通过high-k/金属栅极抑制导致特性不均因素，其结果是随着栅极容量的增大，不均现象基本能够按照理论计算的那样减少。但是，45nmCMOS由于缩小了元件器尺寸，因此以最小尺寸进行比较时，45nmCMOS的特性不均现象要比65nmCMOS略多。

　　此外，MIRAI-Selete、NEC及东京大学的研究小组共同比较了多个Fab工厂及工艺技术的特性不均数据（演讲编号18.1）。比较时采用了将阈值电压及栅极绝缘膜厚度的差异标准化的新方法。从而定量性显示出，在pMOS方面无论是哪个工艺技术及Fab工厂，阈值电压的不均匀基本上都由杂质数量的随机变动决定，而在nMOS方面则存在杂质以外的不均匀因素（特约撰稿人：东京大学生产技术研究所平本俊郎）

■日文原文
【IEDM】Intelが驚きのデータ，「high-k/メタル·ゲートで特性バラつきは減る」

■相关报道
【SEMICON】KLA发布可检测45nm以下工艺的应变和high-k膜的检测装置

 【SEMICON】半导体制造装置继续畅销亮点在于支持high-k和金属栅极

 英特尔计划使采用high-k栅极绝缘膜和金属栅极的45nm处理器完全无铅化

■读者反馈
感谢您的意见反馈！
读者反馈的意见不代表日经BP社的立场与观点。日经BP社对读者反馈的内容的信赖性和合法性不做任何保证。由读者反馈引发的任何纠纷，日经BP社不担负任何责任。请读者本着对自己的反馈负责的态度利用本服务。

更多展会