【ISSCC】3bit/单元的NAND首次亮相 SanDisk和东芝发布写入速度为8MB/秒的16Gbit产品--技术在线!

HOME > 新闻一览 > 【ISSCC】3bit/单元的NAND首次亮相 SanDisk和东芝发布写入速度为8MB/秒的16Gbit产品

【ISSCC】3bit/单元的NAND首次亮相 SanDisk和东芝发布写入速度为8MB/秒的16Gbit产品

DATE	2008/02/15

　　【日经BP社报道】

图1　3位/单元的16Gbit NAND闪存的试制芯片

　　美国SanDisk和东芝在“ISSCC 2008”上发布了采用每单元3bit多值技术的56nm制造工艺16Gbit NAND闪存。这是每单元3bit的多值NAND闪存首次亮相ISSCC。写入时的数据传输速度为8MB/秒，是56nm制造工艺的每单元2bit产品的数据传输速度（10MB/秒）的4/5左右。

　　芯片面积为142.5mm²，1bit的存储单元面积为0.075μm²。每单位面积的集成度为0.112Gbit/mm²，比相同工艺的每单元2bit产品（0.079Gbit/ mm²）提高了41％。

　　一般来说，bit数增加至每单元3bit后，与每单元2bit产品相比，写入速度将大幅下降。将用于每单元2bit产品的现有电路技术应用于每单元3bit时，写入速度会降至约3MB/秒。为将其提高至8MB/秒，主要采用了以下3种技术。

　　第一，引进了被称为“All-Bitline”的、1个感应放大器上连接1根位线（Bit Line）的阵列架构。原来，Even（偶数号）和0dd（奇数号）两根位线共享1个感应放大器。因此，连接Even位线的单元和连接Odd位线的单元无法同时写入。而All-Bitline架构中，连接Even的单元和连接Odd的单元能够同时写入。由此写入速度提高到了两倍左右。

　　第二，提高了缓存利用效率。每单元3bit产品上，每个页面缓冲器配备了相当于3bit的SRAM缓存。此次，有效利用了SRAM缓存的空闲时间，将写入速度提高了10％。

　　第三，开发了被称为“Improved Cell Source And Voltage Tracking”的降噪技术。NAND闪存读取数据时，单元阵列的源极线电位会升高。从而产生接地噪音，这是导致写入速度下降的主要原因。此次源极线电位提升的部分，把字线（Word Line）及位线的电位也相应提升了。这样就消除了接地噪音的影响，可将写入速度提高20％。（记者：大石基之）

■日文原文
【ISSCC】3ビット/セルのNANDが初登場，SanDiskと東芝が56nm世代の16G品で書き込み速度を8Mバイト/秒に

■相关报道
【VLSI】三星发表2bit/单元的氮化膜阱结构NAND闪存

 美国飞索推出4bit/单元闪存“MirrorBit Quad” 首批产品为90nm工艺2Gbit品

 东芝09下半年开始供应30nm NAND型闪存样品

■读者反馈
感谢您的意见反馈！
读者反馈的意见不代表日经BP社的立场与观点。日经BP社对读者反馈的内容的信赖性和合法性不做任何保证。由读者反馈引发的任何纠纷，日经BP社不担负任何责任。请读者本着对自己的反馈负责的态度利用本服务。

更多展会