【ESEC】日立超LSI系统展出低容量高密度的SRAM存储器IP--技术在线!

HOME > 新闻一览 > 【ESEC】日立超LSI系统展出低容量高密度的SRAM存储器IP

【ESEC】日立超LSI系统展出低容量高密度的SRAM存储器IP

DATE	2008/05/20

　　【日经BP社报道】

SRAM存储器IP的展板。数据由日立LSI提供。

　　日立超LSI系统在2008年5月14日～16日举办的“嵌入式系统开发技术展”上，展出了芯片面积比市场上的竞争产品更小的SRAM存储器IP（存储发生器）。

　　该公司表示，在存取时间、耗电量、密度方面，该产品均比市场上的竞争产品更加优异。其中，低bit容量时的密度之高，尤为其一大卖点。“在市场上的竞争产品中，随着容量减小，外围电路对存储器阵列的比例会上升。无论在何种容量下，本公司产品的密度均较高，越是小容量产品，本公司产品的优势就越大”（该公司）。

　　日立超LSI系统的SRAM存储器IP，迄今为止经历了多个工艺阶段，已在日立制作所设备部门的ASIC、以及瑞萨科技的SoC中得到应用。今后，该公司打算打破仅被日立及瑞萨使用的局限，去占领更大的市场。例如，力争“被列入台湾TSMC的IP内核清单”。上述产品虽然此前曾被嵌入到TSMC以130nm及180nm工艺制造的芯片中，但尚未成为“TSMC公认的”存储器IP。

　　在此次展会上，日立超LSI系统展出的是1端口SRAM的90nm工艺对应产品等。通过90nm低耗电工艺进行封装时，最大周期频率为300MHz。可生成单位模块为128～128kbit的SRAM存储器。（记者：小岛郁太郎）

■日文原文
【ESEC】低容量でも高密度なSRAMメモリーIP，日立超LSIが展示

■相关报道
【VLSI】熔丝实现阵列状高密度配置 SRAM设计技术又前进一步

 【VLSI】克服误差的SRAM电路技术纷纷亮相

 【ISSCC】TI试制工作电压＋0.4V的SRAM 目标是减小漏电电流

■读者反馈
感谢您的意见反馈！
读者反馈的意见不代表日经BP社的立场与观点。日经BP社对读者反馈的内容的信赖性和合法性不做任何保证。由读者反馈引发的任何纠纷，日经BP社不担负任何责任。请读者本着对自己的反馈负责的态度利用本服务。

更多展会