VLSI展 2007，日本京都

【VLSI】瑞萨通过体区电位的个别控制提高了SOI-SRAM工作容许度

　　瑞萨科技（Renesas Technology）开发出了使用SOI底板的6T（晶体管）型SRAM的工作容许度提高方法。此方法是对构成SRAM的MOS FET的体区电位进行个别动态控制。经证实，通过采用基于65nm工艺的2Mbit试制芯片，可将读取容许度提高16％，写入容许度提高20％。将探讨在32nm工艺以后的低耗电量SoC（系统级芯片）用混载SRAM方面的应用……(详见全文）

【VLSI】东芝开发60GHz帯毫米波通信用接收IC 集成天线及PLL

　　东芝面向使用60GHz频帯的毫米波通信用途，开发出了在单芯片上集成天线、低噪声放大器（LNA）、PLL频率合成器、混频器等接收信号所需全部电路的接收IC，并在正在召开的国际会议“Symposium on VLSI Circuits”（京都，6月14～16日）上进行了发表（演讲序号：17-1）……(详见全文）

【VLSI】毫米波无线CMOS电路实用化电路技术成果相继发表

　　在“2007年超大规模集成电路技术讨论会（2007 Symposium on VLSI Circuits）”的第17分组会“MM-Wave Building Blocks”上，有关采用毫米波的无线传输电路技术的成果、创意及尝试纷纷发表，反映出近几年采用CMOS技术的毫米波无线传输电路的研究盛况……(详见全文）

【VLSI】混载SRAM分会发表论文均与8晶体管单元有关

　　在“2007 Symposium on VLSI Circuits”的Session 24“Embedded SRAMs”上，用于解决SRAM低电压工作极限问题的8晶体管构造的存储单元方面共有4篇论文发表……(详见全文）

【VLSI】数Gbit/秒的数据收发技术亮相 MIMO传输电路等受到关注

　　在“2007 Symposium on VLSI Circuits”的第4分组会“Multi-Gb/s Receivers and Transmitters”上，传输速度达数Gbit/秒的最新数据收发技术汇聚一堂。最为引人注目的是美国斯坦福大学等的研究小组发表的、用于同时支持多种信号传输方式的多输入多输出（MIMO）传输电路……(详见全文）

【VLSI】投稿和与会人数创纪录偏差和尖端工艺的经济性成焦点

　　LSI电路技术国际会议“2007 Symposium on VLSI Circuits”在京都拉开了帷幕。此次会议为20周年纪念大会。大会向与会者赠送了记录有该研讨会启动以来的所有论文的DVD，此外，借此机会，还对长年以来为大会的运作做出贡献的Jaeger教授进行了表彰……(详见全文）

【VLSI】东芝实现Cell SPU的完全自动设计频率达4GHz面积缩小30％

　　在第5分组会上，东芝介绍了通过完全自动设计、将微处理器“Cell”的SPU嵌入的例子（演讲编号5-4）。通过在一般设计流程的基础上，另外增加本地时钟缓冲分配、以及通过使用宽幅布线减小CR时间常数，由此，与原装SPU相比，成功地削减了30％的面积……(详见全文）

【VLSI】熔丝实现阵列状高密度配置 SRAM设计技术又前进一步

　　在“2007年超大规模集成电路技术讨论会（2007 Symposium on VLSI Circuits）”的第8分组会“Fuse Memories and SRAM Design Challenges”上，发表了2场旨在提高混载用熔丝内存集成度的报告，以及3项旨在提高SRAM噪声裕度的设计技术……(详见全文）

【VLSI】三星等公司新型闪存通过基带控制提高擦写特性

　　在闪存技术中，作为突破浮动栅型闪存微细化极限的方法，在SiN膜上积累电荷的电荷捕获（Charge Trap）型受到注目已由来已久。在“2007 Symposium on VLSI Technology”上，发表了三篇关于电荷捕获型闪存的基带控制的论文，体现出这一点（Session 8 “Nonvolatile Trapped Charge Memory”）……(详见全文）

【VLSI】富士通发布45nm低漏电版CMOS 扩大了多孔low-k膜的应用范围

　　富士通研究所与富士通共同发布了面向45nm工艺低漏电版（LSTP：低静态功耗）CMOS的技术（“2007 Symposium on VLSI Technology”）。通过对高温退火工艺进行改进，减少了FET的漏电电流。另外，进一步使相对介电常数（k值）仅为2.25的多孔低介电率（low-k）膜全面适用于下层布线……(详见全文）

【VLSI】东芝32nm工艺应变硅技术通过pMOS实现ON电流714μA/μm

　　东芝开发出面向32nm工艺的逻辑LSI的pMOS用应变硅技术。通过栅长24nm的pMOS，实现了业界最高水平的ON电流——714μA/μm（OFF电流：100nA/μm）（论文编号：4A-4）……(详见全文）

【VLSI】东芝开发4bit/单元NAND型闪存写入速度为0.62MB/秒

　　东芝开发出了导入4bit（16值）/单元多值化技术的70nm工艺16Gbit NAND型闪存，并在“2007 Symposium on VLSI Circuits”上发表（演讲编号：18-5）。与现有技术相比，可大幅降低NAND型闪存的bit成本，从而引起与会者的极大关注……(详见全文）

【VLSI】利用间歇工作和电源技术使RF IC更加节能

　　“2007 Symposium on VLSI Circuits”Session 9“Low Power Wireless Communication”受到了与会者的极大关注，会场上出现了一直站立观看的景象。除日立制作所、YRP泛在网络研究所、东京大学联合小组的2件UWB-IR（Impulse Radio）RFID相关发表外，NEC发布了2.4GHz ISM频带用收发器……(详见全文）

【VLSI】基于鳍型FET的环形振荡电路，以13.9ps延迟时间工作、泄漏电流仅1.9nA

　　德国英飞凌科技、比利时IMEC及美国德州仪器共同证实，由鳍型FET构成的环形振荡器能够以13.9ps的延迟时间（与1个扇出数为1的逆变器相当的延迟）工作（论文编号：7A-1）。工作电压为1V，每级的截止泄漏电流仅为1.9nA。鳍型FET的鳍宽为30nm，高度为60nm，门长度为75nm……(详见全文）

【VLSI】IBM等发表面向45nm工艺SOI底板CMOS的金属栅极与高介电率栅极绝缘膜技术

　　美国IBM、美国AMD、索尼及东芝4家公司联合发表了面向使用SOI（silicon on insulator）的45nm工艺CMOS的金属栅极与高介电率（high-k）栅极绝缘膜技术（论文编号：11A-1）。采用了先加工栅极工艺（gate-first Process）……(详见全文）

　　“2007 Symposium on VLSI Technology”的特点之一是，与元器件的特性偏差相关的论文大幅增加。在安排了两场与偏差有关的一般投稿论文分会（Session 3A “Variability in SRAM”和Session 11B “Variability in CMOS”）的基础上，还安排了仅由特约论文构成的Focus Session（Session 6A “DFM/DFY Technologies”），吸引了大量的听众……(详见全文）

【VLSI】日立新技术：通过控制电力供应，降低无线通信耗电量

　　日立制作所中央研究所透露，开发出了借助采用脉冲式UWB（UWB-IR）无线通信方式的Sensor Network专用无线通信LSI、降低耗电量的技术。该技术可在发送及接收信号等需要电力时，仅向必要的电路供应电源。如果采用这一技术，则在5分钟进行1次通信及定位的Sensor Network终端中，1个150mAh的钮扣电池将可使用10年……(详见全文）

【VLSI】以UWB为首的高速数据通信技术会场几乎爆满

　　“2007 Symposium on VLSI Circuits”的Session 6“High Speed Wireless Communication”引起与会者的极大关注，会场几乎爆满。据笔者所知，虽然场面不像Session 9“Low Power Wireless Communication”那样热烈，但却与早就料到会很受欢迎的Session 17“MM-Wave Building Blocks”会场的情况差不多……(详见全文）

【VLSI】IBM等4家公司联合发表45nm Bulk CMOS工艺

　　　IBM、韩国三星电子、德国英飞凌科技，新加坡特许等4家公司联合发表了面向图形处理LSI的45nm Bulk CMOS工艺技术（演讲序号2-3）。该技术通过改进应变硅技术、源-漏极活性化技术，获得了栅长35nm的nMOS为1150μA/μm、栅长35nm的pMOS为785μA/μm（截止电流100nA/μm）的电流驱动性能，达到业内最高水平……(详见全文）

【VLSI】“30nm工艺之前浮动栅比MONOS更优秀” 东芝谈NAND单元发展前景

　　“30nm工艺之前，采用浮动栅结构比采用MONOS结构更有利”——。2007年6月11日在京都举办的“2007 VLSI Technology Short Course”上，东芝Kazumi Inoh在题为“Scaling Challenge in NAND Flash”的演讲中，对NAND闪存单元的发展动向做了如上预测……(详见全文）

【VLSI】东芝发布面向下下代NAND的三维SONOS结构

　　东芝发布了不依靠微细化而能加大NAND型闪存容量的新存储单元排列结构。在栅极电极膜和层间绝缘膜交互层叠的积层结构上，一次性打上贯通从最上层到最下层的小孔，在孔中柱状填入含杂质的硅而成。这样一来，由于栅极电极层以一定的间隔来包围硅柱，所以如果一开始就在各交点形成数据保存空间——SiN膜等的话，那么就可以发挥将该部分变成记忆单元的SONOS（Silicon Oxide Nitride Oxide Silicon，硅氧化氮氧化硅）型NAND闪存的作用……(详见全文）

【VLSI】三星开发出30nm工艺64Gbit多值NAND用统合技术组合自对准与两次曝光技术

　　韩国三星电子（Samsung Electronics）在“2007 Symposium on VLSI Technology”上，发表了用于实现30nm工艺64GbitNAND闪存的统合技术……(详见全文）

返回技术在线!首页